量子计算机最令人期待的能力——破解加密、模拟分子、优化供应链——需要在量子比特保持相干的情况下执行数百万乃至数十亿次量子门操作。但现实中的量子比特极其脆弱：哪怕是空气中的振动、电磁辐射或温度的微小波动，都会引入错误。量子纠错（Quantum Error Correction，QEC）是解决这一根本性难题的唯一已知方案。
## 经典纠错 vs 量子纠错
经典计算机的纠错策略很简单：将 bit 复制多份（如三次多数表决），检测并纠正错误。但量子力学的两条基本原理使得直接复制不可行：
1. **不可克隆定理**：未知量子态不能被复制。
2. **测量会破坏量子态**：你无法像读取经典比特一样”检查”量子比特的值。
量子纠错的解决思路是：将逻辑量子比特的信息编码进多个物理量子比特的纠缠态中，通过测量”综合征”（syndrome）来识别错误类型，再针对性地纠正，而全程不直接测量逻辑量子比特的值。
## 表面码：目前最有前途的方案
[表面码](https://arxiv.org/abs/quant-ph/9811052)（Surface Code）是目前研究最广泛的量子纠错码。它将物理量子比特排列在二维网格上，通过测量相邻量子比特之间的局部算符来检测错误，而不会暴露编码的逻辑信息。
表面码的关键优势在于：
– **高错误阈值**：只要物理量子比特的门错误率低于约 1%，表面码就能实现任意低的逻辑错误率（代价是增加更多物理比特）。
– **局部操作**：只需相邻量子比特之间的交互，对超导和离子阱架构都友好。
– **硬件兼容性强**：谷歌、IBM 和 Quantinuum 均正在实验性地部署表面码。
**代价**：实现一个容错逻辑量子比特需要数百乃至数千个物理量子比特。一台能够破解 RSA-2048 加密的量子计算机，估计需要约 400 万个物理量子比特（来自 2022 年谷歌的估算）。
## 近期进展
**谷歌（2023）**：Sycamore 芯片实验证明，随着表面码规模从 3×3 增大到 5×5 再到 7×7，逻辑错误率指数级下降——首次在实验中验证了 QEC 的理论预期。
**微软（2025）**：基于拓扑量子比特的 Majorana 1 芯片宣称在更小的物理比特开销下实现等效的纠错能力，但技术细节仍待同行评审。
**Quantinuum（2024）**：在 H2 系统上演示了 56 个逻辑量子比特的并行操作，创下逻辑比特数量记录。
## 错误类型与纠错策略
量子比特的错误分为三类：
– **比特翻转（Bit-flip）**：|0⟩ 变 |1⟩ 或反之，类似经典比特错误。
– **相位翻转（Phase-flip）**：量子叠加态的相位发生变化，无经典类比。
– **组合错误（Y 错误）**：同时发生比特翻转和相位翻转。
表面码及大多数 QEC 方案可以同时纠正这三类错误，前提是错误率低于阈值且错误独立（不相关）。
## 容错量子计算的时间表
业界对于”大规模容错量子计算机”的预期时间普遍从早期的”5 年内”推迟至 2030 年代中期。IBM 当前路线图：2029 年实现容错量子计算；谷歌目标：2030 年代初。即便最乐观的时间表，量子纠错仍是未来十年量子计算领域最核心的研究课题。
延伸阅读：[量子算法详解](https://sunqi.org/quantum-algorithms-zh/)、[arXiv 量子纠错综述](https://arxiv.org/abs/2307.04277)。
—
